Ingénieur Digital Verification senior FPGA/ASIC
Signe +IndustriePubliée il y a 3 semaines
~ 600 – 750 €/jFourchette estimée par FreelanceScope à partir du niveau d'expérience demandé : la source ne publie pas de TJM pour cette mission.
- Lieu
- France · Télétravail non précisé
- Durée
- 6 mois
- Démarrage
- 29 octobre 2026
- Expérience
- Senior (6-10 ans)
- Langues
- Français
- Contrat
- Freelance
Situer cette mission
Repères calculés par FreelanceScope sur les missions ouvertes de son catalogue — ils ne proviennent pas de l'annonce et n'engagent pas l'entreprise.
- 10 missions qa engineer sont ouvertes à France en ce moment, sur 392 pour ce métier en France.
- 2 % des missions qa engineer de notre catalogue sont ouvertes en télétravail total.
Profil senior (6-10 ans) · Comment ces repères sont calculés
La mission
Dans le cadre d’un projet ambitieux dans le secteur spatial, nous recherchons plusieurs ingénieurs expérimentés en Digital Verification.
Vous interviendrez sur la vérification fonctionnelle d’IP ainsi que sur la vérification au niveau Top Level. Vous participerez à l’analyse des spécifications fournies, à la création de nouveaux plans de tests ou à l’enrichissement des plans existants.
Le projet repose sur un flot de vérification spécifique basé sur Python. L’environnement technique comprend également SystemVerilog, le protocole AMBA AXI et les outils Questa/QuestaSim.
Vous serez responsable de la préparation, du développement et de l’exécution des activités de vérification relevant de votre périmètre. Vous devrez analyser les résultats, identifier les anomalies et contribuer à la couverture complète des exigences.
La mission exige une forte autonomie, une capacité à comprendre rapidement un environnement technique complexe et une aptitude à être opérationnel avec peu de supervision. Une expérience dans les environnements FPGA, ASIC ou spatial constituera un avantage important.
Compétences attendues
Indispensables
- Python